# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-231095

(43) Date of publication of application: 14.09.1989

(51)Int.CI.

G09G 3/20

G09G 3/36

(21)Application number: 63-057780

(71)Applicant: ASCII CORP

(22)Date of filing:


11.03.1988

(72)Inventor: ISHII TAKATOSHI

### (54) DISPLAY INTERFACE

## (57)Abstract:

PURPOSE: To fetch high-speed data, at the speed of processing in an element being maintained at a low speed, without increasing the number of data input terminals by providing specific 1st and 2nd segment drivers. CONSTITUTION: The 1st segment driver 2a which has storage bits corresponding to each of the signal electrodes of the 1st group 1a, fetch displaying data synchronously to the rise of shift clocks, and successively assigns the displaying data to each storage bit and the 2nd segment driver 2b which has storage bits corresponding to each of the signal electrodes of the 2nd group 1b, fetches displaying data synchronously to the fall of the shift clocks, and assigns the fetched displaying data to each storage bit are provided. Therefore, the displaying data can be supplied twice as fast as the shift clocks and, as a result, the data fetching speed can be increased twice without changing the processing speed in an element and increasing the number of data input terminals.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

# ② 公開特許公報(A) 平1-231095

⑤Int. Cl.⁴

識別記号

庁内整理番号

❸公開 平成1年(1989)9月14日

G 09 G 3/20

7335-5C 8621-5C

審査請求 有 請求項の数 1 (全5頁)

**ᡚ**発明の名称 表示インターフェイス

②特 顧 昭63-57780

②出 願 昭63(1988) 3月11日

⑩発 明 者 石 井 孝 寿 東京都港区南青山5丁目11番5号 株式会社アスキー内

⑪出 顋 人 株式会社アスキー 東京都港区南青山5丁目11番5号

码代 理 人 弁理士 志賀 正武 外2名

#### 明細費

### 1. 発明の名称

表示インターフェイス

#### 2、特許請求の範囲

### .3. 発明の詳細な説明

#### 「 産業上の利用分野 」

この発明は、例えば液晶ディスプレイ等を駆動 する際に用いて好適な表示インターフェイスに関 する。

## 「 従来の技術 」

液晶パネルディスプレイを駆動する液晶ドライ パは、第5図に示す構成となっている。

図において、1はマトリクス電極構成となっている液晶パネルディスプレイであり、走査電極X1~Ymを有している。2はセグメントドライバであり、信号電極Y1~Ymに対応するビットを有している。元用データDTがシフトクロックSCKに同期して供給された4ビットの表示用データを、順次には、4ビットの表示用データを、順次には、4ビットの表示用データを、取次にはないた4ビットの表示用データを、現次に対応するビットに割りさるようになっている。3はコモンドライバであり、表示面のスキャンに対応して走査電極X1~Xnを順次の表表をできる。

上記機成による液晶ドライパは、セグメントド

ライバ 2 が表示用データで満たされると、これらのデータを信号電極 Y I ~ Y mに出力する。 そして、このタイミングにおいて、コモンドライバ 3 が操作順序にしたがっていずれかの操作電極 X I ~ X n をオン状態にする。これにより、当該操作電極上のラインにドット表示が行われる。以上の動作を表示面のスキャンに従って連続的に行うことにより、画像表示が行われる。

ドライバのデータ入力 端子数の 増加 は実装技術が 難しくなり、また、 制御装置 (ケーブル、コネクタ、接続等) に対してもピン数の 増加 は好ましくなく単にピン数を増やすのは妥当でない。

この発明は、上述した課題を解決すべくなされたもので、素子内の処理速度は低速のまま、高速データを取り込むことができ、しかもデータ入力 端子数を増やす必要がない表示インターフェイス を提供することを目的としている。

#### 「課題を解決するための手段」

この発明は上記課題を解決するために、走査 第 1、第2のグループに分割して 並列 取 するのグループに分割して が記 第 1 グループにおいて で記 第 1 グループ において お記 第 1 アーク を取り込み、取り込んだ表示用 データを 駆りた で まっち に 割り 当て る 第 1 の 信号 電極の 各々に 対 の 信号 電極の 各々に 対 な が の 信号 電極の 各々に 対 な する 記 億 ビットを 有し、 前 記 記 2 グループ の 信号 電極の 各々に 対 応 する 記 億 ビットを 有し、 るようになっている。そして、各セグメントドライバ2a, 2bは、各々シフトクロックSCKの立ち上がり時に上記データDT、DLを取り込むようになっている。

第6図のように構成するのは、大形の表示面に おけるデューティを上げるためであり、液晶にお いてはデューティがある値以上高くないと、充分 なコントラストが得られないからである。

#### 「 発明が解決しようとする課題 |

ところで、液晶パネルディスプレイの高解像度化、多階調化、カラー化を行おうとすると、取り扱うデータ量が多くなるために、データラインの本数を一定にしておくとシフトクロックSCKの周波数を上げて液晶ドライバの処理を高速化しなければならない。

しかし、液晶ドライバは低消費電力化のために一般に C - M O S で構成され、高速処理が困難である。

一方、一度に扱うデータ数を増やすためにデー タ入力ピン数を増やすことも考えられるが、液晶

の立ち下がりに同期して前記表示用データを取り 込み、取り込んだ表示用データを前記各記憶ビットに割り当てる第2のセグメントドライバとを具備している。

### 「作用」

前記第1、第2のセグメントドライバの各々には、シフトクロックと同じ速さで表示用データが交互に供給される。したがって、表示データをシフトクロックの2倍の速さで供給することにより、素子内の処理速度を変えずに、データ取込速度を2倍にすることができる。

## 「 実施例 」

以下、図面を参照してこの発明の実施例について説明する。

第1図は、この発明の第1の実施例の構成を示すブロック図である。この図において、前述した第5図、第6図に示す各部と共通する部分には同一の符号を付しその説明を省略する。

図において、10はインパータであり、シフト クロックSCKを反転したシフトクロック信号ー S C K ( - は反転を示す ) を作成してセグメントドライバ 2 a に供給する。 1 1 は共通データバスであり、上面用の表示データ D T と下面用の表示データ D しとが交互に供給されるようになっている。この場合のデータ転送レートは、シフトクロック S C K の周波数の 2 倍となっている。

次に、上記構成による第1の実施例の動作を説明する。

第2図(イ)は共産データのうち上面用の表示データのうち上面用の表示データのうち上面用の表示データのうちと上面用の表示データの方ちというロックSCKの立ち上がり時においてセグメントトラインをいる。といってセグメントドラインを取り込まれる。といって、クロックSCKの立ちでいる。といって、クロックSCKの腐ったは、シットクロックSCKの腐ったは、シットクロックSCKをは一SCKの腐ったは、シットクロックSCKをは一SCKの腐ったに、シットクロックSCKをは一SCKの腐ったに、シットクロックSCKをは一ちに、シットクロックSCKをは一ちに、シットクロックを送している。

フトクロック - S C K の立ち上がりにおいて表示データを取り込む。

そして、共通データバス11には、まず、、下側の液晶パネル1b用の表示データが1ライン分転送され、その後に上側の液晶パネル1a用の表示データが1ライン分転送される。この場合の転送レートはシフトクロックSCKの2倍であり、公子で行われる。このおまなりと同様に、外部からの連定であるが、セグメントドライバ2a、、2b、にはシフトクロックSCKの速度で表示データの入力が行われる。

また、上下各 I ライン分のデータが転送されると、その時点のタイミングにおける上下各 I 本の走査電極がコモンドライバ 3 によって駆動され、これにより、当該ラインの表示が行われる。以後は上記と同様の動作が行われ、液晶パネル I a . I b からなる表示面に画像表示がなされる。この

クの 2 倍となっている。これにより、各セグメントドライバ 2 a . . 2 b の動作は低速でありながら、供給される表示データの速度は、シフトクロックSCKの 2 倍の速度とすることができる。

次に、第3図はこの発明の第2の実施例の構成 -を示すブロック図である。図において、セグメン トドライバ2a」および2agが縦続接続されてお り、また、セグメントドライバ2b゚および2b゚ が縦続接続されている。セグメントドライバ2a, および2 b.は、液晶パネル1 aの信号電極を4 本ずつ交互に駆動するようになっていおり、セグ メントドライバ2b および 2.b は、液晶パネル 1 bの信号電極を 4 本ずつ交互に駆動するように なっている。すなわち、表示面を構成する信号電 極が、セグメントドライバ2aょ、2aょによって 駆動されるグループと、セグメントドライバ 2 b 1、2b.によって駆動されるグループとに別れて いる。また、セグメントドライバ2a」はシフト クロックSCKの立ち上がりにおいて表示用デー タを取り込み、セグメントドライバ2b」は、シ

実施例は、図から判るように、液晶パネルla. lbが上下直列に使用される場合の例である。

次に、第4図はこの発明の第3の実施例の構成を示すブロック図である。

図において15は、液晶パネルであり、信号電極のうち奇数番号のものと偶数番号のものとが交互に上下から配されている。このような構成をとったのは、以下の理由による。すなわち、液晶パネルの解像度が高い場合には信号電極の密度が高くなり、隣接する信号電極の間隔が小くなるためピンの配列が困難となる。そこで、第4図に示す機成とすると、1個おきに配列すればよいので、製作が容易となるからである。

この実施例においては、上記第1、第2の実施 例のように表示用データを上下区別しないので、 共通データバス11には1ライン分の表示用デー タが連続的に供給される。そして、セグメントド ライバ1a.1bは、シフトクロックSCKおよ びシフトクロック-SCKの各立ち上がりに表示 用データを取り込むから、上記各実施例と同様の 効果が得られる。

#### 「発明の効果」


以上説明したように、この発明によれば、走査 **電極と共にマトリックスを構成する信号電極を、** 第1、第2のグループに分割して並列駆動する表 示インターフェイスにおいて、前記第1グループ の信号電極の各々に対応する記憶ビットを有し、 シフトクロックの立ち上がりに同期して表示用デ ータを取り込み、取り込んだ表示用データを順次 前記各記憶ビットに割り当てる第1のセグメント ドライパと、前記第2グループの信号磁極の各々 に対応する記憶ビットを有し、前記シフトクロッ クの立ち下がりに同期して前記表示用データを取 り込み、取り込んだ表示用データを前記各記憶ビッ トに割り当てる第2のセグメントドライバとを具 備したので、データ入力端を増やさず、しかも、 素子内の処理速度を高速化することなく、高速の 表示用データを取り扱うことができる。したかっ て、高解像度表示、多階調表示およびカラー表示 等を良好に行うことができる。

#### 4. 図面の簡単な説明


第1図はこの発明の第1の実施例の構成を示す ブロック図、第2図は同実施例の動作を示すタイ ミングチャート、第3図はこの発明の第2の実施 例の構成を示すブロック図、第4図はこの発明の 第3の実施例の構成を示すブロック図、第5図、 第6図は各々従来の液晶パネル駆動回路の構成を 示すブロック図である。


## 出願人 株式会社 アスキー





第2図





第4図 (20 ) (2

